Nehalemネタいくつか
ほぼ一ヶ月分溜ってるんで、数日に別けて書いていきます。
あと、これはエイプリルフールネタではなくて(多分)本当の事です。多少は噂レベルの話も混じってますが。
http://pc.watch.impress.co.jp/docs/2008/0321/kaigai427.htm
10日前の記事ですが、NehalemはL1/L2がコアごとに独立でL3は全コア共有という話。容量はそれぞれ32KB/256KB/4MB〜8MB*1。
記事中にも書いてありますが、CoreマイクロアーキテクチャではL1とL2の容量・レイテンシに差ができすぎたので、新たに中間容量・レイテンシのL2を追加した*2って感じらしいです。
http://pc.watch.impress.co.jp/docs/2008/0328/kaigai429.htm
「階層化こそがNehalem MAの特徴」ってタイトルで、キャッシュの他に分岐予測とTLB*3も階層化され、L2キャッシュみたいな役割のものが実装されるという話。
前にも書いたと思うんですが、こういう話の流れだと「Nehalemはデコーダも2段になる」とかって事になりそうな気もします。
http://pc.watch.impress.co.jp/docs/2008/0331/kaigai430.htm
QPI*4の解説。
シリアルバスではなく狭いパラレルらしいですし、QPI含めて他も色々とAMDっぽい構成になってるみたいです。
そういえば、QPIはmax 25.6GB/secって数字は登リ・下り合わせた値なんですね。
て事は下りは半分で12.8GB/secだから、PCI Express 2.0 x16 二本分よりは狭い、と。
GeForceを2枚挿ししてCUDAを動かした場合、この辺がボトルネックになる可能性もありそうですね。
あ、先月のうちにBloomfield*5を買う気になっちゃいました。
理由は色々あるんですが、Lynnfield*6が出るまで1年も待てないってのが一番の理由です。
まぁ、他にもPCI Express 2.0 x16を二本積んだマザーが欲しいとか色々あるんですが。
